5G、AI 和边缘计算等新兴技术正将汽车、工业、医疗等各个领域推上数字化转型的浪潮,传统芯片急需向智能化转型。因此,芯片设计也不能再墨守成规,同样也需要变得更加灵活、更加高效。过去30年的信息时代中,运算能力、存储能力以及传输速度都提升了100万倍。依图科技联合创始人朱珑博士在Cadence中国用户大会 CDNLive 2019上表示,文明的变迁在于基础设施的革命。


智能密度决定智能等级


“2015年Alpha Go横空出世,人们才意识到机器原来可以瞬间超越人类,AI在这一年成为了热门。”


魏少军:动态调整计算和内存需求,实现更加灵活的芯片设计


过去5年被朱珑博士称之为智能时代,他表示:“这5年里,AI从算法的角度来说提升了100万倍,算力提升了10万倍,数据则提升了1万倍。”即便有如此大的提升,朱珑博士仍然认为当前的AI是低阶人工智能


如同ADAS的分级一样,人工智能也可以分为L1(可记录)、L2(可识别)、L3(可关联)、L4(可预判)和L5(可规划)。朱珑博士表示,智能等级跃迁的关键就是智能基础设施的提升,其关键就在于智能密度。智能密度提升从宏观上来说,就是从单体智能到群体智能,例如在智慧城市中,通过摄像头之间的对话来形成更大的智能体。微观上来讲,则是芯片单位面积智能算力的提升。


在摩尔定律时代,晶体管密度的提升已经难以满足智能计算需求的爆发式增长,所以依图科技提出了“算法=芯片”的理念,并携手熠知电子(ThinkForce)打造了求索芯片(Questcore),该芯片是一个具有端到端能力的AI处理器能够平衡CPU计算、AI计算、内存和数据通信


“更灵活”的芯片设计


魏少军:动态调整计算和内存需求,实现更加灵活的芯片设计


关于智能芯片,清华大学微电子所所长魏少军教授也在CDNLive 2019上谈到了8大要素:


l 可编程性:能够适应算法的快速演变和应用的多样性


l 架构的动态可重构性:适应不同的算法和实现高效运算


l 高效的架构转换能力:时钟周期小于10,低延迟


l 高计算效率:避免使用到指令


l 高能量效率:最好达到 100 TOPS/W,某些应用能耗能够低于 1mW


l 低成本:可以被应用于消费电子


l 小尺寸:可以嵌入移动设备


l 开发方法简单:不需要用到芯片设计知识,便于开发和应用


在魏少军教授看来,如今的CPU+SW、CPU+GPU、CPU+FPGA和CPU+ASIC 等尝试都不是最理想的智能芯片架构。他认为,好的智能芯片除了需要高能量效率,还要具备很好的可编程性,例如“软件定义芯片”。


魏少军:动态调整计算和内存需求,实现更加灵活的芯片设计


把芯片的软件可编程性和硬件可编程性分别当做纵坐标和横坐标,可以将现有的芯片分成四个部分。魏少军教授指出,第一个象限(图中红色区域)需要具备软件硬件双重可编程性,这就是软件定义芯片的主旨所在。


“做(设计)芯片的人面临着两个困难,第一个是算法的不断演变,第二个是一种算法只对应一种应用,没有通用的算法。”魏少军教授说,“如何把众多的神经网络和应用集中到一起呢?显然这就需要用到软件定义芯片的架构。”


软件定义芯片是通过将软件途经不同的管道输送到硬件中来执行任务,使得芯片能够实时地根据软件/产品的需求,动态调整计算和内存需求,从而实现更加灵活的芯片设计。


魏少军:动态调整计算和内存需求,实现更加灵活的芯片设计


魏少军教授强调,现有的芯片虽然可以提供一定的计算能力来实现智能,但其本身在计算效率、功耗和灵活性方面还存在缺陷,架构创新可能是芯片智能化的必经之路。


设计工具辅佐AI演进


针对芯片的智能化,芯片设计工具也至关重要。Cadence 中国区总经理徐昀指出,该公司今年宣布踏入系统分析市场,并推出了智能系统设计战略(Intelligent System Design),希望以此为客户的日常开发提供更多帮助。


魏少军:动态调整计算和内存需求,实现更加灵活的芯片设计


Cadence总裁 Anirudh Devga在CDNLive 2019上的演讲中介绍了该公司的智能系统设计战略,它以技术(计算)软件作为核心能力,包括引用AI和算法优化设计工具、扩展到新系统领域、以及执行核心 EDA 和 IP。


Anirudh Devga指出,为了优化设计方案,Cadence从以下三个方面将机械学习(Machine Learning ,ML)与 EDA 相互结合,并以此建立在机械学习中的领导地位。


l ML Inside:通过更快的机器学习引擎来改善数字设计工具,并带来更好的PPA(Performance,Power,Area)。


l ML Outside:通过自动化的设计流程,来提升效率。


l ML  Enablement:通过软硬件的协同设计,再加上 Cadence针对机器学习的 Tensilica 处理器 IP,为系统级的优化带来提升。


魏少军:动态调整计算和内存需求,实现更加灵活的芯片设计


Anirudh Devga在现场还介绍了今年推出的Clarity 3D 场求解器、企业级 FPGA 原型平台 Cadence Protium X1和第三代 JasperGold 形式化验证平台。去年9月,Cadence 还推出了其首款深度神经网络加速器 DNA 100 处理器 IP,来为设备端AI应用提供业界领先的性能和能效。另外,在Cadence的布局布线工具 Innovus 里,也已有内置的 AI 算法来取代传统的算法。


AI与IC设计的相互影响和促进


5G时代的来临将会提速各个领域的智慧化转型。正如魏少军教授所言,智能化是大势所趋,让芯片智能化是当下的一个重要目标。而算法是实现智慧化的核心,计算是实现智能的唯一途径,芯片则是不可或缺的执行者。


根据耶鲁大学和牛津大学的研究报告,AI到 2060 年前后有 50% 的概率完全超过人类。预计在 10 年内,人工智能将会在多个领域超过人类:翻译领域(2024),高中水平的写作(2026),驾驶卡车(2027)。


可以预见的是,未来AI的发展速度还会不断提升,并在各个细分领域发挥越来越大的作用,而芯片的设计思路和设计工具等多个环节也将跟随AI的发展进一步演进,变得更加灵活和高效。


文章来源:集微网

我来说几句

不吐不快,我来说两句
最新评论

还没有人评论哦,抢沙发吧~